PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-155466

(43)Date of publication of application: 28.05.1992

(51)Int.CL

G06F 15/16 G06F 11/20

(21)Application number: 02-279247

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

19.10.1990

(72)Inventor:

WATANABE YUKIO


UCHIDA SHINJI

(54) MULTIPROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To reduce the generation frequency of abnormality in a transmission line by connecting three bus type transmission lines between plural processors and an adaptor and forming I/O ports corresponding to respective lines in the adaptor so that any transmission line can transmit/receive data to/from respective processors and the adaptor.

CONSTITUTION: In order to transmit/receive information between the adaptor A and plural processors P1 to Pn, three bus type transmission lines L1 to L3 are connected between the I/O terminals of respective processors P1 to Pn and the I/O ports i1 to i3. If abnormality is generated in one transmission line L1 or an I/O port i1, the line L2 e.g. is used for information transmission from respective processors P1 to Pn to the adaptor A and the line L3 is used for information transmission including response information from respective processors P1 to Pn to I/O terminals T1 to Tm. When abnormality is generated also in another transmission line L2 or I/O port i2, bidirection information transmission is executed by the transmission line L3. Consequently, the generation frequency of abnormality in the transmission lines L1 to L3 can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

印特許出顯公開

⑩ 公 開 特 許 公 報 (A) 平4-155466

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月28日

G 06 F 15/16

5/16 4 7 0 1/20 3 1 0 9190-5L 9072-5B

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

マルチプロセツサシステム

②特 頭 平2-279247

X

②出 願 平2(1990)10月19日.

@発明者 渡辺

幸 雄

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

加発明者 内

真二

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

つ 田原 人

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 滝野 秀雄

田

外2名

細

痃

1.発明の名称

マルチプロセッサシステム

2.特許請求の範囲

複数のプロセッサがアダプタを介して各種の入 出力装置を共有するようにしたマルチプロセッサ システムにおいて、

上記プロセッサと上記アダプタ間の伝送路として少なくとも3本のバス型伝送路を設けるとともに、アダプタにこれらの伝送路にそれぞれ対応する人出力ポートを設け、それぞれのプロセッサおよびアダプタはこれら伝送路のいずれによっても送受信可能なように構成したことを特徴とするマルチプロセッサシステム。

3.発明の詳細な説明

(概要)

複数のプロセッサが1つの入出力アダプタを介 して各種の入出力装置を制御するようにしたマル チプロセッサシステムに関し、

伝送路に異常が生じる頻度を低下させることによって信頼性を向上させるとともに、この伝送路のビジー率を低下させて実質的な処理速度を高めたマルチプロセッサシステムを得ることを目的と

複数のプロセッサがアダプタを介して各種のプロセッサがアダプタを介して各種のプロセッサと上記アロセッサと上記アグロセッサと上記アグロセッサと上記ア伝送路として少なくとも3本のバス型伝送路にそれぞれ対応する人出力ポートを設け、それのプロセッサおよびアダプタはこれら伝送路のいずれによっても送受信可能なように構成した。

(産業上の利用分野)

複数のプロセッサが1つの入出力アダプタを介して各種の入出力装置を制御するようにしたマルチプロセッサンステムに関する。

〔従来の技術〕

プロセッサの処理速度が向上するにつれて複数 のプロセッサに並列処理を行なわせるとともに、 一般に処理速度が遅い入出力装置をこれら複数の プロセッサで共有するようにしたマルチプロセッ サシステムが実用されている。

このようなマルチプロセッサシステムの従来の 1つの形態として、第3図に例示したように、複数のプロセッサPェPェーPnにバス型伝送路 しを介して接続されたアダプタAを設け、このア ダプタAに各種の入出力装置TiTェーエーを 接続し、これよってこれら各種の入出力装置Ti TェーセッサPiPェーアロで共有するように構成 することが行なわれている。

(発明が解決しようとする課題)

しかしながら、プロセッサの処理速度がさらに 向上するにしたがって、プロセッサからの入出力 命令の増大に対処し、また、プロセッサからの入

(作用)

各プロセッサとアダプタ間には少なくとも3つ以上の伝送路を構成することができ、この伝送路の使用割当は、アダプタ内の制御回路が各伝送路およびこのアダプタの入力ボートの状態を常時監視し、その状態に応じて例えば次のようにその割当を決定することができる。

出力命令に対する入出力装置の応答時間の短縮を 図ることの要求が増大し、これによってプロセッ サとアダプタ間の上記伝送路しなどの伝送経路に おけるビジー率を低下させることの要求が増加し ている。

したがって、本発明は、伝送路に異常が生じる 類度を低下させることによって信頼性を向上させ るとともに、この伝送路のビジー率を低下させて 実質的な処理速度を高めたマルチプロセッサシス テムを得ることを目的とする。

(課題を解決するための手段)

複数のプロセッサがアダプタを介して各種の入出力装置を共有するようにしたマルチプロセッサシステムにおいて、上記プロセッサと上記ア型伝送路として少なくとも3本のバスを受けるとともに、アダプタにこれらの伝送路にそれぞれ対応する入出力ポートを設け、それのプロセッサおよびアダプタはこれら伝送路のいずれによっても送受信可能なように構成した。

残る1つの伝送路L。を比較的情報伝送量の少ないアダプタAから各プロセッサP.. P z. ……P n への伝送路として使用するように割当てる。

したがって、3つの伝送路し...し... しょ および アダプタAの入出力ポートi...i... の異常に よって、3つの伝送路のすべてが使用できないよ うにならない限りプロセッサシステムの動作は雑

持閒平4-155466(3)

持されるから、すべての伝送路に異常が生じた場合にのみアラームによってプロセッサンステムの 異常を報知すればよい。

上記のように、伝送路あるいは入出力ポートの 異常によってプロセッサシステムがグウロセる 会が著しく減少するばかりでなく、各プロセッサ からアダプタへの伝送路の上例のように3組ある いはそれ以上多く設定することによって、伝送路 ピジーによるプロセッサの待ち時間を短縮してで ロセッサシステムとしての処理速度を向上させる ことができる。

(実施例)

第2図は3つのバス型伝送路を設けた本発明によるアダプタの実施例を示すもので、アダプタAに設けられた3つの入出力ポート 1 ... 1 ... は第1図の入出力ポート 1 ... 1 ... に相当するものであって、プロセッサ P ... P P n の入出力端子とバス型伝送路 L ... L ... を介して接続されている。

に、制御プロセッサ 5 はメモリ 3 からこの命令を 統出すとともに選択回路 4 を制御し、この選択回 路 4 によって選択された入出力ポートから所定の 入出力装置にプロセッサからの命令を送出して当 該入出力装置に命令を実行させる。

(発明の効果)

4.図面の簡単な説明

第1図は本発明の原理を示すプロック図、


これらの伝送路し、しょし。あるいは入出力ポート 1、1、1、の状態はこのアグプタ内に設けられた制御プロセッサ 5 によって常時監視されており、これらに異常が発生すれば、予め設定されている制御プログラムにしたがって選択回路 3 を切換え、作用の項で説明したように、伝送路し、し、し、0 使用方法をそれぞれ選択・制御する。


各プロセッサ P 1、P 1、…… P n から独立して連続的あるいは単独に出力されてこれらの入出訳のト 1 1、1 1 1 に入力した命令などは、選択回路 2 で選択されてメモリ 3 に到来順に格納されるが、もし複数のプロセッサから同時に命令が到来したときには、制御プロセッサ 5 の制御によって人出力ポート 1 1、1 1、1 3 あるいは選択回路 2 でその受信順序を調停するように構成することができる。


そして、これら命令は制御プロセッサ 5 で順次解読され、これらの命令自体によって指示された 人出力装置に対してこの命令を入出力装置側の入 出力ポート 6 1, 6 2, 6 3, 6 4 を経て出力するため

第2図は本発明によるアダプタの実施例を示す図、 第3図は従来例を示すプロック図である。

特計	+ 出 頤	人	富	±	通	株	式	숲	社	
代	理	Д	福		野		秀		雄	
•	同	•	ф		内		康		雄	
	岡		有		坂				愺	







945 22 EZI